DIALOG(R) File 352: Derwent WPI (c) 2002 Derwent Info Ltd. All rts. reserv. \*\*Image available\*\* 009041502 WPI Acc No: 1992-168861/199221 XRPX Acc No: N92-127272 Electro-optical device for liquid crystal display - has light influencing medium between two substrates, and drive circuit applying signals through conductive pads Patent Assignee: SEL SEMICONDUCTOR ENERGY LAB (SEME ); SEMICONDUCTOR ); SEMICONDUCTOR ENERGY CO LTD (SEME ENERGY LAB (SEME SEMICONDUCTOR ENERGY RES CO LTD (SEME ); HIROKI M (HIRO-I); MASE A (MASE-I); YAMAZAKI S (YAMA-I) Inventor: HIROKI M; MASE A; YAMAZAKI S Number of Countries: 007 Number of Patents: 008 Patent Family: Kind Week Patent No Kind Applicat No Date Date EP 486284 A2 19920520 EP 91310480 19911113 199221 JP 4190329 Α 19920708 JP 90323694 19901126 199235 19930721 TW 91101773 19910305 199344 TW 209895 Α Α EP 486284 **A3** 19930901 EP 91310480 Α. 19911113 199508 **B**1 19940615 KR 919127 Α 19910531 199613 KR 9405243 JP 3000174 B2 20000117 JP 90415720 Α 19901210 200008 20000228 JP 90307557 19901113 200015 JP 3013259 B2 US 20010050664 A1 20011213 US 91673295 19910322 200204 Α US 9344387 19930408 US 93148528 19931108 US 94247452 Α 19940523 US 2001919949 Α 20010802 Priority Applications (No Type Date): JP 90415720 A 19901210; JP 90307555 A 19901113; JP 90307556 A 19901113; JP 90307557 A 19901113; JP 90323694 A 19901126 Cited Patents: No-SR.Pub; 3.Jnl.Ref; DD 265973; EP 276002; EP 297664; JP 59099887; JP 63082177; JP 63096636; US 4775861 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes A2 E 33 G09G-003/36 EP 486284 Designated States (Regional): DE FR GB Α----12 G02F-001/136 JP 4190329 TW 209895 Α G02F-001/133 EP 486284 АЗ G09G-003/36 **B**1 G09G-003/36 KR 9405243 Previous Publ. patent JP 6337398 JP 3000174 B2 14 G02F-001/133 Previous Publ. patent JP 4177327 JP 3013259 B2 11 G02F-001/136 Cont of application US 91673295 US 20010050664 A1 G09G-003/30

> Cont of application US 9344387 Cont of application US 93148528 Div ex application US 94247452

Abstract (Basic): EP 486284 A

The device comprises a pair of substrates (11,11'), a light influencing layer (42) between the substrates, and pixels defined by conductive pads (37b) formed on the inside surface of the substrates and provided with associated switching elements. A driving circuit supplies control signals to the conductive pads through the switching elements.

The switching elements comprise complementary m-channel and p-channel thin-film field-effect transistors (41,51) connected at their drain channels.

ADVANTAGE – Provides clear visual images in a system capable of accurate operation.

Dwg.3/18

Title Terms: ELECTRO; OPTICAL; DEVICE; LIQUID; CRYSTAL; DISPLAY; LIGHT;

INFLUENCE; MEDIUM; TWO; SUBSTRATE; DRIVE; CIRCUIT; APPLY; SIGNAL;

THROUGH; CONDUCTING; PAD Derwent Class: P81; P85; T04; U14

International Patent Class (Main): G02F-001/133; G02F-001/136; G09G-003/30;

G09G-003/36

International Patent Class (Additional): G09F-009/35; H01L-021/336;

H01L-029/786

File Segment: EPI; EngPI

DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03825229 \*\*Image available\*\*

DISPLAY DEVICE . -

PUB. NO.: **04-190329** [JP 4190329 A]

PUBLISHED: July 08, 1992 (19920708)

INVENTOR(s): YAMAZAKI SHUNPEI

MASE AKIRA

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.: 02-323694 [JP 90323694]

FILED: November 26, 1990 (19901126)
INTL CLASS: [5] G02F-001/136; G02F-001/133

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R004 (PLASMA); R005 (PIEZOELECTRIC FERROELECTRIC SUBSTANCES); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors)

JOURNAL: Section: P, Section No. 1443, Vol. 16, No. 516, Pg. 45,

October 23, 1992 (19921023)

#### **ABSTRACT**

PURPOSE: To enlarge current margin and to keep current level from drifting in one frame by connecting P-channel thin film transistor and N-channel transistor as complementary transistor to all picture elements arranged in a matrix to form one pixel.

CONSTITUTION: A pixel 34 is constructed so that a P-channel thin film transistor 21 and a N-channel thin film transistor 11 are provided as complementary structure corresponding to each picture element 12, an output end of the complementary thin film transistor is connected to the picture element 12, gate electrodes 4, 4' of the complementary thin film transistor are taken in common as the first input end, and the other end source or drain of the complementary thin film transistor is taken as the second and third input ends. Thus, the complementary thin film transistor is connected to the respective picture elements arranged in a matrix, so that a current margin can be enlarged and the potential of a picture element in each pixel is fixed enough stably so as to keep the level from drifting in one frame.

### ⑩日本国特許庁(JP)

10 特許出願公開

#### 平4-190329 ⑫ 公 開 特 許 公 報 (A)

Mint. Cl. 5

識別記号。

庁内整理番号

❸公開 平成4年(1992)7月8日

G 02 F

1/136 1/133

500 550 9018-2K 7634-2K

> 塞杏諸求 未請求 請求項の数 3 (全12頁)

表示装置 の発明の名称

> 创特 頤 平2-323694

頭 平2(1990)11月26日 @出

明 者 Ш 四発

ᅏ 舜

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

明 者 @発

誾

晃

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

庭 伊出 人 株式会社半導体エネル

ギー研究所

神奈川県厚木市長谷398番地

1.発明の名称。

**毁示装置** 

- 2. 特許請求の範囲
  - 1.アクティブ型表示装置において、それぞれの 画素に対応して P チャネル型薄膜トランジス タとNチャネル型薄膜トランジスタとを相補 構成をせしめて設け、該相補型薄膜トランジ スタの出力端を前記面素に連結せしめるとと もに、前記相補型薄膜トランジスタのゲイト 電極を共通して第1の入力端とし、前記相補 型薄膜トランジスタの他端のソースまたはド レインを第2および第3の入力場として設け たピクセルを有することを特徴とする表示装 **a**.
  - 2. アクティブ型表示装置において、それぞれの つつの画楽に対応して2つまたはそれ以上の Pチャネル型薄膜トランジスタと2つまたは、 それ以上のNチャネル型薄膜トランジスタと を相補構成をせしめて設け、該2つまたはそ

れ以上の相補型薄膜トランジスタの出力塩を 前記画業に連結せしめるとともに、 2.つまた。 はそれ以上の前記相補型薄膜トランジスタの **ゲイト電極を共通して第1の入力場とし、前** 記2つまたはそれ以上の相補型薄膜トランジ スタのソースまたはドレインを第2および第 3の入力場として設けたピクセルを存するこ とを特徴とする表示装置。

3. アクティブ型表示装置において、それぞれの 2 つまたはそれ以上の画書に対応して 2 つま たはそれ以上のPチャネル登濘膜トランジス タと2つまたはそれ以上のNチャネル型薄膜 トランジスタとを相補構成をせしめて設け、 **鞍 2 つまたはそれ以上の相補型薄膜トランジ** スタの出力端を前記2つまたはそれ以上の画 素に連結せしめるとともに、2つまたはそれ 以上の前記相補型薄膜トランジスタのゲイト 電板を共通して第1の入力端とし、前記2つ またはそれ以上の相 双港離トランジスタの ソースまたはドレインを第2および第3の入 力端として設けたピクセルを有することを特 微とする表示装置。

## 3. 発明の詳細な説明

#### 「発明の利用分野」

本発明は、アクティブ型表示装置、特にアクティブ型液晶表示装置に関するもので、それぞれの画素に相補型にPチャネル型およびNチャネル型の2つの薄膜型絶縁ゲイト電界効果トランジスタ(以下TPT という)を設けてピクセルを構成せしめたものである。また、それを補償するため、画業たは/および相補型の薄膜トランジスタ(以下C/TPT という)を2つまたはそれ以上としたものである。

## 「従来の技術」

従来、TPT を用いたアクティブ型の液晶表示装置が知られている。この場合、TPT にはアモルファスまたは多結晶構造の半導体を用い、1つの選素にPまたはN型のいずれか一方の導電型のみのTPT を用いたものである。即ち、一般にはNチャネル型TFT(NTFTという)を画案に直列に連結して

この電荷は液晶がR toで比較的小さいばよりでは液晶がR toで比較的存在によりではよりではなったというでは、イオン性で不利性の存在により、またTPT のゲイト合ははそこのでは、ではないでは、15)が生性をでは、15)が生性をでは、15)が生物がいる。15)が生物が関いては、15)が生物が関いている。15)が生物が関いている。15)が生物のでは、15)が生物に15)が生物のでは、15)が生物のでは15)が生物ので15)が生物ので15)が生物ので15)が生物ので15)が生物ので15)が生物ので15)が生物ので15)が生物ので15)

アクティブ型の液晶表示装置においては、液晶 電位を1フレームの間はたえず初期値と同じ値と して所定のレベルを保つことがきわめて重要であ る。しかし実際は不良が多く、必ずしも成就しな いのが実情である。 いる。その代表例を第1図に示す。

第1図において、被晶(12)を有し、それに直列 に連結してNTPT(11)を設け、これをマトリクス配 列せしめた。一般には640 ×480 または1260×960 と多くするが、この図面ではそれと同じ意味で単 純に2×2のマトリクス配列をさせた。このそれ ぞれの面素に対し周辺回路(16),(17) より電圧を 加え、所定の固素を選択的にオンとし、他の画素 をオフとした。するとこのTFT (11)のオン、オフ 特性が一般に良好な場合、コントラストの大きい 液晶表示装置を作ることができる。しかし、実際 にかかる液晶表示装置を製造してみると、TFT の 出力即ち液晶にとっての入力(液晶電位という) の電圧Vic(10)は、しばしば"1"(High) となるべ き時に"1"(Righ) にならず、また、逆に"0"(Low) となるべき時に "0" (Low)にならない。液晶 (12)は その動作において本来絶縁性であり、また、TFT。 がオフの時に液晶電位(Vic) は浮いた状態になる。 この液晶(12)は等価的にキャパシタであるため、 そこに書積された電荷によりVょが決められる。

また液晶材料が強誘電性液晶であると、注入電流を大きく必要とする。このためにはTFT を大きくして電流マージンを大きくとらなければならないという欠点がある。

#### 「発明の目的」

本発明はこのような問題を解決し、より電流マージンを大とする、即ち応答速度を大とする。また各ピクセルにおける画素の電位、即ち液晶電位 V.cが\*1\*、\*0\* に充分安定して固定され、1フレーム中にそのレベルがドリフトしないようにしたものである。

#### 「発明の構成」

本発明は、アクティブ型表示装置、特にアクティブ型液晶表示装置におけるそれぞれのピクセルの一方の固素を構成する電極、例えば透明導電膜の電極に相補型のTFT の出力端を連結せしめたものである。即ちマトリクス配列したすべての固素にアチャネル型のTPT (以下PTFTという)とNTPTとを相補型(以下C/TPTという)として連結し、それぞれのピクセルの1つを構成せしめたもので

ある。

1つの面景に2つまたはそれ以上のC/TFT を連結して1つのピクセルを構成せしめてもよい。さらに1つのピクセルを2つまたはそれ以上に分割し、それぞれにC/TFT を1つまたは複数個連結してもよい。

本発明の代表例を第2図、第3図、第4図に回路図として示す。実際のパターンレイアウト(配置図)の例をそれぞれに対応して第6図、第7図、第8図に示す。

第2図の2×2のマトリクスの例においてPTFT とNTFTとのゲイトを互いに連結し、さらにY軸方向の線 Y線という) Voo(22)、またはVoo(22')に連結した。またC/TFT の共通出力端を液晶(12)に連結している。PTFTの入力端(Voo何)をX軸方向向の線 X線という) Voo(18), Voo(18')に連結し、NTFTの入力端(Voo何)をVss(19), Vss'(19')に連結させている。するとVoo(18), Voo(22)が"1"の時液晶電位(Voo)(10)は"0"となり、またVoo(18)が"1"、Voo(22)が"0"の時、液晶電位(10)

電極を共通とせしめ、第1の入力を行う。またそれぞれのC/TFT のそれぞれのPTFTおよびそれぞれのNTFTの入力をVpp(18)、Vss(19)に連結したものである。かくすることにより、1つのピクセルの2つの図案のうち一方がTFT の不良等により非動作となっても、他方が動作するため、マトリクス構成動作において不良が目立ちにくいという特長を有する。

以下に実施例に基づき、本発明を示す。 「実施例1」

この実施例は実施例2、3、4および5を構成せしめるためのもので第9図を用いて示す。

ガラス基板にC/TFT を作らんとした時の製造工程を第9図(A)~(F)に基づき示す。

第9図(A) において、NOガラス(日本電気硝子製)、LE-30(HOYA製)、パイコール7913(コーニング製)等の700℃以下、例えば約600℃の熱処理に耐え得る石英ガラス等の高価でないガラス上にマグネトロンRF(高周波)スパッタ法を用いてブロッキング層(36)としての酸化珪素膜を1000~

は"1"となる。そして液晶(12)の画素(12)は反対の電極(23)(一般には接地電位(13))に対して"1"となるとき、オンとなる。逆に液晶電位(10)が"0"のとき液晶はオフとなる。

かくの如く液晶電位( $V_{\text{to}}$ )(10)は $V_{\text{to}}$ (18)、または $V_{\text{to}}$ (19)のいずれかに固定させ得るため、フローティングとなることがない。

第3図の例において、X線Voo(18).Vss(19).
Voo (18').Vss(19')に対し、Y線はVoo(22),
Voo (22')を第1のC/TFTを構成するPTFT(21).
NTFT(11).第2のC/TFTを構成するPTFT(21').NTFT (11')を共通してVoo(22)に連結せしめた。またその2つのC/TFTの出力を共通にして1つの液晶(12)の一方の電極である画素(33)に連結させている。かくすると、2つのPTFTまたは2つのNTFTのいずれか一方がショートしてもレーザ光照射で破壊させ冗長度をもたせたC/TFTを有せしめる。

第4図は1つのピクセル(34)において、2つの 画素(33),(33')とそのそれぞれに対応してC/TFT を2つ設けたものである。2つのC/TFT のゲイト

3000人の厚さに作製した。

プロセス条件は酸素100%雰囲気、成膜温度150 ℃、出力400~800%、圧力0.5Pa とした。ターゲットに石英または単結晶シリコンを用いた成膜速度は30~100 A/分であった。

この上にシリコン膜をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD 法により形成した。

滅圧気相法で形成する場合、結晶化温度よりも
100~200 ℃低い450~550 ℃、例えば530 ℃で
ジシラン(Si<sub>2</sub>H<sub>4</sub>) またはトリシラン(Si<sub>2</sub>H<sub>4</sub>) をCVD
装置に供給して成膜した。反応炉内圧力は30~300
Paとした。成膜速度は50~250 人/分であった。
NTETとPTFTとのスレッシュホールド電圧(Yth) を
極略同一に制御するため、ホウ素をジボランを用
いて1×10<sup>15</sup>~1×10<sup>14</sup>cm<sup>-3</sup>の濃度として成膜中
に添加してもよい。

スパッタ法で行う場合、スパッタ前の背圧を1×10-\*Pa以下とし、単結品シリコンをターゲットとして、アルゴンに水素を20~80%混入した雰囲気で行った。例えばアルゴン20%、水素80%とし

た。成農温度は150 ℃、周波数は13.56MHz、スパッタ出力は400 ~800Wとした。圧力は0.5Pa であった。

プラズマCVD 法により珪素膜を作製する場合、 温度は例えば300 ℃とし、モノシラン(SiH4)また はジシラン(SizHa) を用いた。これらをPCVD装置 内に導入し、13.56MHzの高周波電力を加えて成膜 した。

これらの方法によって形成された被膜は、酸素か  $5 \times 10^{21}$  cm<sup>-2</sup>以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニール温度を高くまたは熱アニール時間を長くしなければならない。また少なすぎると、パックライトによりオフ状態のリーク電流が増加してしまう。そのため  $4 \times 10^{12}$  cm<sup>-2</sup> であり、珪素  $4 \times 10^{12}$  cm<sup>-2</sup> として比較すると 1 原子%であった。

本発明において、ソース、ドレインに対してより結晶化を助長させるため、酸素濃度を $7 \times 10^{16}$  cm $^{-3}$ 以下、好ましくは $7 \times 10^{16}$  cm $^{-3}$ 以下とし、ピ

結果として、故膜は実質的にグレインパウンダリ(GBという)がないといってもよい状態を呈する。キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGBの明確に存在する多結品珪素よりも高いキャリア移動度となる。即ちホール移動度( $\mu$ h) $=10\sim200$ cm²/Vsec 、電子移動度( $\mu$ e) $=15\sim300$ cm²/Vsec が得られる。

クセル構成するTFT のチャネル形成領域のみに酸素をイオン注入法により $5 \times 10^{14} \sim 5 \times 10^{24}$  cm<sup>-2</sup> となるように添加してもよい。

その時間辺固路を構成するTPT には光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるためる有効である。

かくして、アモルファス状態の珪素膜を500 ~ 5000人、例えば1500人の厚さに作製の後、450 ~ 700 ℃の温度にて12~70時間非酸化物雰囲気にて 中温の加熱処理した。例えば窒素または水素雰囲 気にて600 ℃の温度で保持した。

建業膜の下の基板姿面にアモルファス構造の酸 化理業膜が形成されているため、この熱処理で特 定の核が存在せず、全体が均一に加熱アニールさ れる。即ち、成膜時はアモルファス構造を有し、 また水素は単に混入しているのみである。

アニールにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特にシリコンの成膜時に比較的秩序性の高

他方、上記の如き中温でのアニールではなく、 900~1200℃の高温アニールにより被膜を多結晶 化すると、核からの固相成長により被膜中の不純 物の個析がおきて、GBには酸素、炭素、窒素等の 不純物が多くなり、結晶中の移動度は大きいが、 GBでのパリア(障壁)を作ってそこでのキャリア の移動を阻害してしまう。結果として10cm²/Vsec 以上の移動度がなかなか得られないのが実情であ

即ち、本発明の実施例ではかくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。

第9図(A) において、珪素膜を第1のフォトマスク(0にてフォトエッチングを施し、PTFT用の領域(21)(チャネル中 $(20 \mu)$ を図面の右側に、NTFT用の領域(11)を左側に作製した。

この上に酸化珪素膜をゲイト絶縁膜として500~2000 A例えば1000 Aの厚さに形成した。これはプロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナ

トリウムイオンの固定化をさせてもよい。

この後、この上側にリンが 1~10×10<sup>10</sup> cm<sup>-2</sup>の 濃度に入ったシリコン膜またはこのシリコン膜と その上にモリプデン(No)、タングステン(N), NoSi: またはWSi:との多層膜を形成した。これを第2の フォトマスク②にてパターニングして第9図(B) を得た。PTFT用のゲイト電極(4), NTPT用のゲイト 電極(4')を形成した。例えばチャネル長10μm、 ゲイト電極としてリンドープ珪素を0.2μm、そ の上にモリプデンを0.3μmの厚さに形成した。

第9図(C) において、フォトレジスト(31) をフォトマスク③を用いて形成し、PTPT用のソース(5)、ドレイン(6) に対し、ホウ素を $1 \times 10^{14}$  cm<sup>-2</sup>のドーズ量をイオン注入法により添加した。

次に第9図(D) の如く、フォトレジスト(31)をフォトマスク④を用いて形成した。NTFT用のソース(5')、ドレイン(6')としてリンを $1 \times 10^{14}$  cm<sup>-2</sup>の量、イオン注入法により番加した。

これらはゲイト絶縁膜(3) を通じて行った。しかし第6図(B) において、ゲイト電極(4),(4')を

て、層間絶縁物(8) として前記したスパッタ法により酸化珪素膜を形成した。この酸化珪素膜の形成はLPCVD 法、光CVD 法、常圧CVD(TEOS-オゾン)法を用いてもよい。例えば $0.2 \sim 0.6 ~\mu$  mの厚さに形成し、その後、フォトマスク⑤を用いて電極用の窓(32)を形成した。

さらにこれら全体にアルミニウムをスパッタ法により形成し、リード(9)、(9')およびコンタクト(29)、(29')をフォトマスク®を用いて作製した。 - 表面を平坦化用有機樹脂(39)例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスクのにて行った。

第9図(F)に示す如く2つのTFTを相補とし、かつその出力増を液晶装置の一方の面素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジューム・スズ酸化膜)を形成した。それをフォトマスク®によりエッチングし、電極(33)を構成させた。このITOは室温~150℃で成態し、200~400℃の酸素または大気中のアニールにより成就した。

マスクとしてシリコン膜上の酸化珪素を除去し、 その後、ホウ素、リンを直接珪素膜中にイオン注 入してもよい。

次に、600 ℃にて $10\sim50$ 時間再び加熱アニールを行った。PTPTのソース(5)、ドレイン(6)、NTPTのソース(5)、ドレイン(6)を不純物を活性化して $P^*$ 、 $N^*$ として作製した。

またゲイト電極(4)。(4')下にはチャネル形成領域(7)。(7')がセミアモルファス半導体として形成されている。

かくすると、セルフアライン方式でありながら も、700 ℃以上にすべての工程で温度を加えるこ とがなくC/TFT を作ることができる。そのため、 基板材料として、石英等の高価な基板を用いなく てもよく、本発明の大画素の液晶表示装置にきわ めて適したプロセスである。

熱アニールは第9図(A),(D) で2回行った。しかし第9図(A) のアニールは求める特性により省略し、双方を第9図(D) のアニールにより兼ね製造時間の短縮を図ってもよい。第9図(E) におい

かくの如くにしてPTFT(21)とNTFT(11)と透明導電膜の電極(33)とを同一ガラス基板(1)上に作製した。

かかるTFT の特性を略配する。

移動度(μcm²/Vs) V th(V)
PTPT 20 -5.9
NTPT 40 +5.0

かかる半導体を用いることにより、一般に不可能とされていたTPTでも大きな移動度を作ることができた。そのため、初めて第2図、第3図、第4図に示した液晶表示装置用の各ピクセルに相補型TPTを構成させるアクティブ型液晶表示装置を作ることができた。また周辺回路もオンガラス化(同一基板上に両機のTPTの製造プロセスで形成する方法)が可能となった。

「実施例2」

第 5 図(A) に第 2 図に対応した実施例を示す。 X 線として Voo(18)、 Voo(19)、 Voo(18')、 Voo(19')を形成した。 なお Y 線として Voo(22)、 Voo(22')を形成した。

図面(A) は平面図であるが、そのA-A'の縦断面図を第6図(B) に示す。またB-B'の縦断面図を第6図(C) に示す。

PTFT(21)をX無Von(18)とY線Von(22)との交差部に設け、Von(18)とVon(23)との交差部に も他の菌素用のPTFT(21A)が同様に設けられている。NTFT(11)はVon(19)とVon(22)との交差部に 設けられている。Von(18')とVon(22)との交差 都の下側には、他の菌素用のPTFTが設けられている。C/TFTを用いたマトリクス構成を有せしめた。

PTFT(21)は、ソース(5)の人力機のコンタクト(32)を介しX線 $V_{so}$ (18)に連結され、ゲイト(4)は多層形成がなされたY線 $V_{so}$ (22)に連結されている。ドレイン(6)の出力端はコンタクト(29)を介して画素の電極(33)に連結している。

他方、NTFT(11)はソース(5°)の入力端がコンタ

他方の電極(23)を接地電位(13)とし、それに対してPTFT(21)の入力端が連結した Voo(19)を例えば+10 V、NTFT(11)の入力端が連結した Vss(18)を例えば-10 Vとすると、 Vic(10)は+10 Vまたは-10 Vと固定となる。第1図に示された従来公知のNTPTのみを用いた液晶装置に比べ、 Vicはフローティングとならず、一定の電位を有する。即ち Vss(18)、 Vss(19)、 接地(13)と 3 種類の電位を設定することができ、制御要素が1つ増えたことがわかる。

また第6図で明らかな如く、制御要素のVssが新たに増えても、Vssの配線がX線として1本増えるのみであり、液晶装置における閉口率(全面環(34)に対する実際に表示する液晶の面積(33)の割合)に関しては、従来の第1図の1つのみの導電型をもつTFTを各面素に連結した場合に比べて大きくは減少せず、それほど不利にならない。

第6図において、 $V_{oe}(22)$ の配象を考えてみると、オーバーライン配線(上側配 )としてのアルミニウム配線(41)、ゲイト電極と同じ材料によ

クト(32') を介してX線Vaa(19)に連結され、ゲイト(4')はY線Voo(22)に、ドレイン(6')の出力 増はコンタクト(29') を介して画素(33)に連結し ている。かくして2本のX線(18)、(19) に挟まれ た間(内側)に、透明導電膜よりなる画素(33)と C/TFT とにより1つのピクセルを構成せしめた。 かかる構造を左右、上下に繰り返すことにより、 2×2のマトリクスの1つの例またはそれを拡大 した640×480、1280×960 といった大画素の液 品表示装置を作ることが可能となった。

第6図(B)、(C) は第9図(F) に番号が対応している。

ここでの特長は、1つの画案に2つのTPT が相補機成をして設けられていること、画案(33)は液晶電位 $V_{1c}$ を有するが、それは、PTFTがオンでありNTFTがオンか、またはPTFTがオフでありNTFTがオンか、のいずれのレベルに固定されることである。

その動作を第5図を用いて略記する。 被晶(12)を挟む一対の電極(33)、(23) において、

るアンダーライン配線(43)(下側配線)およびそれらのコンタクト(42)を用いることにより、X線、Y線の交差部での多層配線のために新たなフォトマスク数を増やす必要がなくなっている。

第6図において、それら透明導電膜上に配向膜、 配向処理を施し、さらにこの基板と他方の液晶の 電極(第5図(23))を有する基板との間に一定の 間隔をあけて公知の方法により互いに配設をした。 そしてその間に液晶を注入または配線して完成さ

液晶材料にTN液晶を用いるならば、その間隔を 約10μm程度とし、透明導電膜双方に配向膜をラ ピング処理して形成させる必要がある。

また液晶材料にFLC(強誘電性)液晶を用いる場合は、動作電圧を± $20\,V$ とし、セルの関係を $1.5\,$   $\sim 3.5\,\mu$  m例えば $2.3\,\mu$  m とし、反対電極(第 $4\,$  図)(34)上にのみ配向膜を設けラビング処理を施せばよい。

分散型液晶またはポリマー液晶を用いる場合に は、配向膜は不用であり、スイッチング速度を大 とするため、動作電圧は $\pm 10 \sim \pm 15 \mathrm{V}$ とし、セル 個隔は $1 \sim 10 \, \mu\,\mathrm{m}$ と舞くした。

特に分散型液晶を用いる場合には、偏光板も不用のため、反射型としても、また透過型としても 光量を大きくすることができる。そしてその液晶 はスレッシュホールドがないため、本発明のC/TFT に示す如く、明確なスレッシュホールド電圧が規 定されるC/TFT 型とすることにより、大きなコントラストとクロストーク(隣の画素との悪干渉) を除くことができた。

#### 「実施例3」

この実施例は第3図および第7図に対応したものである。

この図面より明らかな如く、Y線の $V_{oo}(22)$ を中央に配設し、X線の $V_{oo}(18)$ 、 $V_{ss}(19)$ に挟まれた部分を1つのピクセル(34)としている。1つのピクセルは1つの透明導電膜の画業電極(83)および2つのPTFT(21),(21')、2つのNTPT(11).(11')よりなる2つのC/TFT に連結させている。ゲイト電極はすべて $V_{oo}(22)$ に連結され、2つの

かくすると、たとえ一方の画案が動作しなくなっても、他方の画案が動作をし、カラー化をした時、非動作のピクセルが発生する確率を下げることができた。

その他、ここに記載されていないことは実施例 1、2に記されたことと同様である。

#### 「実施例5」

実施例 2、 3 および 4 においては、 VooにPTFT の人力増を、また VssにNTPTの人力増を連結した。この実施例においては、逆に、 Voo倒にNTFTの入力増を、 Vss例にPTPTの人力増を連結した。 するとその出力である Vzcは Vooと同相( Vooが"1"の時 Vzcは"1"となり、 Vooが"0"の時 Vzcは"0"となる)とすることができる。出力電位は Vooー Vthで与えられる。かくすると Vooを Vooより大にしなければならない欠点はあるが、ゲイト電極と Vzcとの間で多少のリークをあってもあまり気にしなくてもよいという特長を有する。

かかる場合、第6図、第7図および第8図において、PTFT(21)とNTFT(11)とは互いに逆に設けれ

PTPT(21)、(21') は V  $\circ$   $\circ$  (18)に、また 2  $\neg$  O NTFT O (11')は V SS (19)に連結されている。これら 2  $\neg$  O PTFT O O O 大場合、その不良の TFT を V O O 光照射で破壊させることにより、冗長性をもたせた。

このため、画素を構成する透明導電膜(33)は 4 つのTFT のソース、ドレインを覆うことのないように設けた。

その他は実施例2と同じであり、このC/TFT は 実施例1を用いた。

#### 「実施例4」

この実施例は第4図および第8図に対応するものである。1つのピクセルが2つのC/TFT と2つの画素よりなっている。即ちPTFT(21)、NTFT(11)よりなるC/TFT の出力と連結した液晶(12)の画素電価(33)と、他のPTFT(21')とNTFT(11')よりなるC/TFT の出力に連結した液晶(12')の画素電価(33')とが1つのピクセル(34)を構成している。画素(33)と(33')とが1つのピクセルを構成する合わせた画素(33)に対応する。

ばよい。即ち第5図においても同様にPTFTとNTPTとを互いに逆に設ければよい。そのため、実施例2、3、4における製造工程はまったく同じとして作ることができる。

## ・「発明の効果」

本発明は相補型のTFT をマトリクス化された各 画素に連結することにより、

- 1)しきい質の明確化
- 2)スイッチング速度の増加
- 3)動作マージンの拡大
- 4)不良TFT が一部にあってもその補償をある程度 行うことができる
- 5)作製に必要なフォトマスク数はNTFTのみの従来 例に比べて第9図(C) および(D) のフォトマス ク③、④と2回多くなるのみである
- 6)キャリアの移動度がアモルファス建業を用いた場合に比べ10倍以上も大きいため、TPTの大きさを小さくでき、1つのピクセル内に2つのTPTをつけても関口率の減少をほとんど伴わないという多くの特長を有する。

## 特閒平4-190329 (8)

そのため、これまでのNTFTのみを用いるアクティブTPT 液晶装置に比べて、数段の製造歩留まり と画面の鮮やかさを成就できるようになった。

本発明においてかかるC/TFT に対し、半導体としてセミアモルファスまたはセミクリスタルを用いた。しかし同じ目的のために可能であるならいのお品標金の半導体を用いてもよい。またセルファライン型のC/TFT により高速処理を行った。しかしイオン注入法を用いずに非セルフアライン方式によりTFT を作ってもよい。またスタが一型でなく逆スタが一型のTFT であってもよいことはいうまでもない。

本発明における表示媒体としては、透過型の液晶表示装置または反射型の液晶表示装置として用い得る。また液晶材料としては前配したTN液晶、FLC液晶、分散型液晶、ポリマ型液晶を用い得る。

またゲストホスト型、誘電異方性型のネマチック液晶にイオン性ドーパントを添加して電界を印加することによってネマチック液晶としコレステリック液晶との混合体に電界を印加して、ネマチ

ック相とコレステリック相との間で相変化を生じさせ、透明ないし白層の表示を実現する相転移放晶を用いることもできる。また液晶以外では、例えば染料で着色した有機溶媒中にこれと色の異なる顔料粒子を分散させた、いわゆる電気泳動表示用分散系を用いることもできることを付配する。4. 図面の簡単な説明

第1図は従来のアクティブ型TFT(薄膜型トランジスタ)を用いた液晶装置を示す。

第2図、第3図および第4図は本発明の相補型 TPT を用いたアクティブ型液晶装置の回路図を示す。

第5図は相補型TFTの動作を示す図面である。 第6図は第2図に対応した液晶表示装置の一方の基板の平面図(A)、維斯面図(B)、(C)を示す。 第7図は第3図に対応した液晶表示装置の一方の基板の図面である。

第8図は第4図に対応した液晶表示装置の一方の基板の図面である。

第9図は本発明の液晶装置に用いた相構型TFT

#### の作製方法を示す。

- (1)・・・ガラス基板
- (2), (2')・・シリコン半導体
- (3)・・・ゲイト絶縁膜
- (4)。(4)・・ゲイト電極
- (5),(5')・・ソース
- (6),(6')・・ドレイン
- (7),(7')・・チャネル形成領域
- (10)::···液品電位(Yic):
- (11), (11'), (11A), (11'A), (11B), (11'B)
  - ・・Nチャネル型薄膜トランジスタ(NTPT)
- (12), (12'), (12A), (12' A), (12B), (12' B)
  - ··· 被品
- (14), (15) ・リークをさせる抵抗
- (16),(17) 周辺回路
- (18), (18') + V \* (X 単の1つ)
- (19), (19')・Vss (X線の1つ)
- (21), (21), (21A), (21A), (21B), (21B)
  - ···Pチャネル型薄膜トランジスタ(PTFT)

(22), (22') - Vos Vos (Y線)

(23), (33), (33'), (33A), (33'A), (33B), (33'B)

・・・・透明電極で作られた画楽

(34)・・・ピクセル


(36)・・・プロッキング層


①~®・・・フェトマスクを用いたプロセス


特許出顧人

株式会社半導体エネルギー研究形 代表者 山 崎 弊 電


## 特開平4-190329 (9)









第 3 図





第 4 図







# 特間平4-190329 (11)







—19**3** —



第 9 図